İçeriğe geç

FPGA · Verilog HDL

UART AI Anomali Dedektörü

Rol
Geliştirici
Bağlam
FPGA · Verilog HDL

Genel Bakış

UART haberleşmesini izleyen, FIFO tamponlama kullanan FPGA tabanlı bir anomali tespit sistemi. Verilog HDL ile RTL seviyesinde tasarlandı ve kendi kendini doğrulayan testbench'lerle test edildi.

Teknolojiler

  • FPGA
  • Verilog
  • RTL
  • UART
  • Anomaly Detection

Bağlantılar

Kaynak kod · GitHub ↗
Sonraki proje →RF Sinyal Sınıflandırma